• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係關於一種用於製造一半導體結構之一製程，其特徵在於其包括以下步驟：提供(E1)包括一晶種基板(1)及覆蓋該晶種基板(1)之一經弱化犧牲層(2)之一處置基板(1、2)；接合(E2)該處置基板(1、2)與一載體基板(3)；視情況處理(E3)該載體基板(3)；在該犧牲層(2)處拆離(E4)該處置基板以便形成該半導體結構；及移除(E5)存在於該晶種基板(1)上之該犧牲層(2)之任何殘餘物。
    公开号:TW201308450A
    申请号:TW101122278
    申请日:2012-06-21
    公开日:2013-02-16
    发明作者:Fabrice Letertre；Didier Landru
    申请人:Soitec Silicon On Insulator；
    IPC主号:H01L21-00
    专利说明:
    以暫時性連結製造半導體結構之製程
    本發明係關於用於電子、光學或微電子應用之半導體結構之產生。
    更精確而言，本發明係關於一種用於藉由將一個基板暫時性地連結至另一基板來製造一半導體結構之製程。
    本發明亦係關於一種在此一製程中採用之半導體總成。
    在用於製造一半導體結構之一製程中，可轉移(舉例而言)包括積體電路之層。此等轉移特定而言允許將電路附接至除用於產生該等電路之彼等基板以外之其他基板，否則允許堆疊電路以便形成「3D」組件。
    若待轉移之薄層具有小厚度(亦即，低於200微米)，則在轉移期間其可易於裂開或分裂，或更一般而言其可受到損壞。
    自針對加強待轉移之層或待處理之基板之文件EP 0,786,801所知曉之一解決方案在於將一處置基板暫時性地連結至包括待轉移之層之基板。因此，待轉移之層或待處理之基板可被自由地處置且經歷對其轉移或處理而言必需之所有製造步驟。
    在文件EP 0,786,801中，處置基板包括一解理區，在該製程結束時，該解理區允許沿該解理區移除處置基板。
    一個問題係此一處置基板消耗材料。此外，不容易回收剩餘部分以便將其重新使用。此乃因必需實施一拋光操作，藉此增加製程之持續時間及成本。
    另一已知解決方案(其不消耗材料)在於藉助一黏合劑將處置基板暫時性地連結至包括待轉移之層之基板。
    在此情形中，在轉移或處理期間，由該黏合劑經受與待轉移之層與處置基板之附接相關聯之力。
    一旦已實施轉移或處理，即可移除處置基板。
    由於一黏合劑之使用而出現一問題。
    此乃因若曝露於在對基板實施之處理中或在使用一轉移製造半導體結構期間所採用之高溫，則黏合劑可變得不穩定。
    此外，對於將對基板實施之某些處理而言，一黏合劑層不允許該基板之充分穩定附接。此係該基板(舉例而言)藉由研磨至低於(舉例而言)200、50或40微米之一厚度臨限值而變薄時之情形。在此步驟中所施加之機械應力導致擱置在不充分剛性黏合劑層上之層中之應變，藉此又導致該基板之不均勻變薄。
    此外，一旦已實施處理，即藉助一化學移除技術(舉例而言，溶解於一溶劑中)完全地移除該黏合劑。此移除增加製造製程之持續時間及損壞所獲得之半導體結構之風險。
    本發明允許減輕上文所提及之缺陷。
    因此，根據一第一態樣，本發明係關於一種用於製造一半導體結構之製程，其特徵在於其包括以下步驟：- 提供包括一晶種基板及覆蓋該晶種基板之一經弱化犧牲層之一處置基板；- 接合該處置基板與一載體基板；- 視情況處理該載體基板；- 在該犧牲層處拆離該處置基板以便形成該半導體結構；及- 移除存在於該晶種基板上之該犧牲層之任何殘餘物。
    憑藉本發明之製程，一方面，可自一寬廣範圍之材料挑選處置基板之晶種基板之材料，且另一方面，可以一特別容易方式回收此基板之剩餘部分以便以相同方式將其重新使用。
    特定而言，可容易地實施在拆離步驟之後的處置基板之剩餘部分之回收：犧牲層之一簡單選擇性蝕刻足以允許處置基板之回收。
    此類型之回收製程比一基於拋光之回收技術便宜得多，諸如該基於拋光之回收技術係在文件EP 0,786,801中所闡述之製程之必然結果，舉例而言。
    本發明之另一優點係回收不減小處置基板之厚度，此乃因該處置基板覆蓋有一犧牲層，在回收中僅消耗此層。因此，該處置基板在理論上可無限地重新使用。因此，可相對於以下已知製程節約成本：涉及一矽處置基板(在此等製程中消耗此基板之厚度之部分)之部分之轉移及其回收。
    以下係根據本發明之第一態樣之製程之其他態樣：- 藉由將原子物種引入至處置基板之犧牲層中來弱化犧牲層；- 該晶種基板具有接近載體基板之熱膨脹係數CTE2之一熱膨脹係數CTE1以使得|CTE1-CTE2|/CTE1<50%，- 處置基板包括放置於晶種基板與犧牲層之間的一中間層以便促進形成該犧牲層之材料至該晶種基板之黏合；- 犧牲層具有一弱區且界定位於處置基板之表面與該弱區之間的一層；- 該製程在拆離步驟之前包括在於將載體基板接合至一主機基板之一步驟；- 該晶種基板經選擇以便具有接近主機基板之熱膨脹係數CTE2之一熱膨脹係數CTE1；- 載體基板包括一積體電路部分；- 拆離步驟在於藉由在至少200℃之一溫度下退火來供應能量；- 原子物種之引入在於以1×1015個離子/cm2與1×1017個離子/cm2之間的一劑量且以5 keV與500 keV之間的一能量將處置基板之一區域曝露於原子物種植入；- 原子物種之引入在於藉由使處置基板之表面與將藉由化學擴散穿透至處置晶圓中之一化學物種接觸來將原子物種擴散至處置基板中；- 原子物種之引入涉及：￮在物種引入之前，在處置基板中形成一侷限層；及￮在物種引入之後，將處置基板曝露於至少200℃之一溫度以便促進經引入物種朝向該侷限層之遷移；- 該接合在於將處置基板連結至載體基板；- 藉由分子黏合來達成該接合；- 犧牲層係一多晶矽層；及- 晶種基板係：一單晶基板；或一非晶或多晶基板；或一陶瓷；或一金屬。
    根據一第二態樣，本發明係關於一種包括一晶種基板及一經弱化犧牲層之處置基板。
    以下係根據本發明之第二態樣之處置基板之其他態樣：- 犧牲層含有處於1×1016個at/cm3與1×1020個at/cm3之間的H及/或He之一密度；- 犧牲層係由多晶矽製成；- 晶種基板係一單晶基板、一非晶或多晶基板、一陶瓷或一金屬；- 其具有10埃或10埃以下之一RMS表面粗糙度；- 其具有簡化處置基板與載體基板之後續接合之一額外表面層；及- 該額外層係由氧化矽製成。
    另外，根據一第三態樣，本發明係關於一種用於製造一處置基板之製程，該製程包括以下步驟：在一晶種基板上形成一犧牲層；及將一原子物種引入至該犧牲層中。
    本發明之其他特徵及優點將依據以下說明而變得較清晰，該以下說明係純粹說明性而非限制性的且必須關於附圖閱讀。
    在所有圖中，類似元件已被給出相同參考編號。
    關於圖1至圖12給出以下說明，圖1至圖12圖解說明用於採用一處置基板以支撐一載體基板而製造一半導體結構之一製程中之步驟。
    表達「半導體結構」應理解為意指用於一半導體裝置之產生中之任何結構。一半導體結構可包括導體、半導體及/或絕緣體。此可係包括或不包括微型組件或者成品或半成品微型組件本身之一層。
    表達「處置基板」應理解為意指其功能係充當一基板或結構之一暫時性機械支撐之一複合結構。
    表達「載體基板」應理解為意指將(特定而言暫時性地)接合至一處置基板且可經受處理之一基板。舉例而言，此可係包括待轉移至一主機基板之成品或半成品微型組件之一基板。
    表達「主機基板」應理解為意指意欲(通常藉由轉移)接納一基板或一結構之一基板。
    表達「停止層」應理解為意指在回收操作期間不移除之第一層。
    在用於製造一半導體結構之一製程中，在一第一步驟E1中，提供包括一晶種基板1及覆蓋晶種基板1之一犧牲層2之一處置基板1、2。
    犧牲層2係經弱化的或預先已弱化，以便可在一製造製程中提供具有先前經弱化犧牲層2之處置基板或弱化犧牲層2。
    通常藉由將原子物種引入至犧牲層2中來弱化犧牲層2。犧牲層2較佳地係由多晶矽製成，此乃因在使用此材料時特別容易拆離。在此方面，讀者可參考C.H.Yun、N.Quitoriano、N.W.Cheung之文件：「Polycrystalline silicon transfer by ion-cut」(應用物理學快報(Applied Physics Letters)，第82卷，第10號，2003年3月)。
    此外，可提供放置於晶種基板與犧牲層2之間的一中間層20，此中間層確保將犧牲層2良好地黏合至晶種基板1。在處置基板之選用回收E5期間，此中間層20可既充當一黏結層又充當一蝕刻停止層，該回收在於移除存在於晶種基板1上之犧牲層2之任何殘餘物(參見下文)。應注意，在犧牲層2係由與基板1相同之材料製成時，特別需要此層。
    犧牲層2覆蓋晶種基板1。此犧牲層2可覆蓋有一額外層21，此使得較容易隨後接合處置基板與載體基板3。因此，此額外層21可採取一表面氧化物連結層之形式。無論是否存在此層，處置基板之所曝露表面與後續組裝步驟E2相容皆頗為重要。因此，若設想藉由分子連結暫時性地接合處置基板與載體基板，則處置基板之RMS表面粗糙度必須係約10埃或10埃以下。
    原子物種之引入使形成一弱區2'''之目標隱埋於覆蓋晶種基板1之犧牲層2中。所引入之原子物種可係氫離子或氦離子、惰性氣體離子或者甚至氟離子或硼離子(無論單獨地或以組合形式)。氫及氦係特別有利的，此乃因其係極通常植入的。
    因此，在處置基板在弱區2'''中接收能量時(舉例而言，在將其加熱及/或施加一機械應力時)，該處置基板易於在此區中分離。
    原子物種引入之參數，且特定而言所引入之物種之劑量，可經調整以便防止處置基板在處置基板與載體基板3之組裝期間或在對基板3實施處理期間(特定而言，在此等處理包括一熱處理步驟時)沿弱區斷裂或分離。
    如下文將闡述，在後續處理步驟期間，此允許處置基板自載體基板3拆離。
    將物種引入至處置基板中以便產生弱區之深度主要係將物種引入至處置基板中所藉助之能量之一函數。只要所引入之物種確實基本上位於犧牲層中，經弱化區之確切位置即不係至關重要的。藉由非限制性實例之方式，可將原子物種引入至犧牲層2中至介於約50奈米與數微米之間的一深度。
    原子物種之引入可在於以1×1015個離子/cm2與1×1017個離子/cm2之間的一劑量且以5 keV與500 keV之間的一能量將處置基板之一區域曝露於原子物種植入。
    另一選擇係，原子物種之引入可在於將原子物種擴散至處置基板中，亦即，使處置基板之表面與將藉由化學擴散穿透至處置基板中之一化學物種接觸。此可藉由使用一電漿而達成。
    亦可在犧牲層2之形成期間達成此引入，舉例而言藉由在其沈積期間在該層中併入大量氫。
    應注意，與已知基於植入之層轉移技術相比，在此發明之上下文中，不必精確地定位經植入物種以便界定待轉移之一層。在該層中併入足夠物種以允許在一熱處理之效應下形成諸如空隙或小片等缺陷確實係充足的，該等缺陷隨後將允許拆離晶種基板1。犧牲層2中之H及/或He密度處於1×1016個at/cm3與1×1020個at/cm3之間。在多晶矽犧牲層2中，此密度係約1×1018個at/cm3。
    此外，無論使用何種方法引入原子物種，物種引入皆可與一侷限組合，其中：- 在物種引入之前，在處置基板中形成一侷限層；及- 在物種引入之後，將處置基板曝露於至少100℃之一溫度以便促進經引入物種朝向侷限層之遷移。
    如已提及，在一步驟E2中，接合處置基板1、2與一載體基板3。
    此組裝步驟E2允許藉助一機械支撐提供載體基板3。
    有利地，形成處置基板之晶種基板1之材料可經挑選以便具有接近載體基板之熱膨脹係數之一熱膨脹係數。較佳地，|CTE1-CTE2|/CTE1<50%，其中CTE1係晶種基板之熱膨脹係數且CTE2係載體基板之熱膨脹係數。
    此外，有利地，晶種基板1係由矽或可以與對載體基板3實施之處理相容之一基板之形式提供之任何其他材料製成。
    因此，此晶種基板1必須能夠經受幾百度(舉例而言，高達500℃)下之熱處理、必須能夠經受機械應力且必須係化學惰性的以便經受化學機械拋光(CMP)或研磨，且必須係充分撓性的以能夠在一分子連結步驟期間應變。在此方面，晶種基板1將可能選自一單晶(矽、SiC、石英、藍寶石)基板、一非晶或多晶(聚SiC、玻璃、玻璃陶瓷)基板、一陶瓷(氮化鋁或氮化矽、富鋁紅柱石、礬土)或一金屬(鎢、鉬)。
    組裝步驟E2可在於將處置基板1、2連結至載體基板3。
    然後，層2"與載體基板3接觸。較佳地，此係一分子連結操作，其因此不需要一黏合劑或任何其他形式之黏合劑層，其限制在先前技術中曾提及。
    一旦與支撐其之基板1接合，則基板3可經歷一或多個處理。舉例而言，在其中接合電路之情形下，載體基板3自背側變薄且接合E2'(舉例而言，連結)至一最後主機基板4。
    在此情形中，晶種基板1之材料可經挑選以便具有接近最後主機基板4之熱膨脹係數之一熱膨脹係數。較佳地，|CTE1-CTE3|/CTE1<50%，其中CTE1係晶種基板之熱膨脹係數且CTE3係最後主機基板之熱膨脹係數。
    接下來，在一第四步驟中，在犧牲層2處拆離E4處置基板，且特定而言在其中藉由引入原子物種而達成弱化之情形下在弱區2'''處拆離該處置基板。
    另一選擇係或以一互補方式，在已實施此拆離步驟之前，可實施在於將載體基板3及層2"接合E30至一主機基板4之一步驟。
    拆離步驟E3特定而言在於藉由在至少200℃之一溫度下退火來供應能量。除此熱處理之外，亦可將一機械應力施加至經弱化區以便達成此拆離。
    因此，在其中實施組裝步驟E30之情形下，處置基板允許將載體基板3放置於主機基板4上而不損壞載體基板3。
    此外，可藉由選擇性地蝕刻犧牲層2'之任何殘餘物來容易地回收處置基板之剩餘部分。
    出於此目的，實施自晶種基板1移除犧牲層2之任何殘餘物之一步驟E5。
    對載體基板之剩餘部分之回收不減小處置基板之厚度，此乃因消耗的係殘餘層2。
    相對於涉及在回收一矽基板之部分之前將其轉移(將此基板之厚度之部分用盡)之已知製程，此使得可降低基板消耗。
    使用上文所闡述製程獲得一半導體結構，該結構可能由主機基板4、載體基板3及可能源自處置基板之犧牲層之層2'之任何殘餘物組成。舉例而言，將藉由拋光或使用移除存在於半導體結構上之犧牲層2之任何殘餘物之步驟E5中之一化學處理來移除此殘餘物。
    最後，製造製程可包括回收處置基板之一步驟，其特定而言在於平滑化自由表面或移除層2"。
    可使用一研磨製程、一濕式蝕刻製程或一化學機械拋光製程來達成此平滑化或移除。
    在其中將一中間層20放置於晶種基板1與犧牲層2之間的情形下，中間層20可用作一停止層。然而，在其中不存在此中間層之情形下，晶種基板1充當一停止層。
    1‧‧‧處置基板
    2‧‧‧處置基板/犧牲層
    2'‧‧‧犧牲層/層
    2'''‧‧‧弱區
    3‧‧‧載體基板/基板
    4‧‧‧最終主機基板/主機基板
    20‧‧‧中間層
    21‧‧‧額外層/額外表面層
    - 圖1圖解說明根據本發明之一項實施例之一製程之步驟；且- 圖2至圖12圖解說明在根據本發明之一項實施例之一製程中找到之組態。
    1‧‧‧處置基板
    2‧‧‧處置基板/犧牲層
    权利要求:
    Claims (23)
    [1] 一種用於製造一半導體結構之製程，其特徵在於其包括以下步驟：提供(E1)包括一晶種基板(1)及覆蓋該晶種基板(1)之一經弱化犧牲層(2)之一處置基板(1、2)；接合(E2)該處置基板(1、2)與一載體基板(3)；視情況處理(E3)該載體基板(3)；在該犧牲層(2)處拆離(E4)該處置基板以便形成該半導體結構；及移除(E5)存在於該晶種基板(1)上之該犧牲層(2)之任何殘餘物。
    [2] 如請求項1之製程，其中藉由將原子物種引入至該處置基板(1、2)之該犧牲層(2)中來弱化該犧牲層(2)。
    [3] 如請求項1及2中任一項之製程，其中該晶種基板(1)具有接近該載體基板(3)之熱膨脹係數CTE2之一熱膨脹係數CTE1以使得(CTE1-CTE2)/CTE1<50%。
    [4] 如請求項1或2之製程，其中該處置基板(1、2)包括放置於該晶種基板(1)與該犧牲層(2)之間的一中間層(20)，以便促進形成該犧牲層(2)之材料至該晶種基板(1)之黏合。
    [5] 如請求項1或2之製程，其中該犧牲層(2)具有一弱區(2''')且界定位於該處置基板(1、2)之表面與該弱區(2''')之間的一層(2")。
    [6] 如請求項1或2之製程，其中該製程在該拆離步驟(E3)之前包括在於將該載體基板(3)接合(E30)至一主機基板(4)之一步驟。
    [7] 如請求項1或2之製程，其中將該晶種基板(1)挑選為具有接近該主機基板(4)之該熱膨脹係數CTE2之一熱膨脹係數CTE1。
    [8] 如請求項1或2之製程，其中該載體基板(3)包括一積體電路部分。
    [9] 如請求項1或2之製程，其中該拆離步驟在於藉由在至少200℃之一溫度下退火來供應能量。
    [10] 如請求項2之製程，其中原子物種之該引入在於以1×1015個離子/cm2與1×1017個離子/cm2之間的一劑量及以5 keV與500 keV之間的一能量將該處置基板(1、2)之一區域曝露於原子物種植入。
    [11] 如請求項2之製程，其中原子物種之該引入在於藉由使該處置表面與將藉由化學擴散穿透至該處置晶圓中之一化學物種接觸來將原子物種擴散至該處置基板中。
    [12] 如請求項10之製程，其中原子物種之該引入涉及：在該物種引入之前，在該處置基板中形成一侷限層；及在該物種引入之後，將該處置基板曝露於至少200℃之一溫度以便促進該等經引入物種朝向該侷限層之遷移。
    [13] 如請求項1或2之製程，其中該接合在於將該處置基板(1、2)連結至該載體基板(3)。
    [14] 如請求項13之製程，其中藉由分子黏合來達成該接合。
    [15] 如請求項1或2之製程，其中該犧牲層(2)係一多晶矽層。
    [16] 如請求項1或2之製程，其中該晶種基板(1)係：一單晶基板；或一非晶或多晶基板；或一陶瓷；或一金屬。
    [17] 一種處置基板，其包括一晶種基板(1)及一經弱化多晶矽犧牲層(2)。
    [18] 如請求項17之處置基板，其中該犧牲層(2)含有處於1×1016個at/cm3與1×1020個at/cm3之間的H及/或He之一密度。
    [19] 如請求項17及18中任一項之處置基板，其中該晶種基板(1)係一單晶基板、一非晶或多晶基板、一陶瓷或一金屬。
    [20] 如請求項17或18之處置基板，其具有係10埃或10埃以下之一RMS表面粗糙度。
    [21] 如請求項17或18之處置基板，其具有簡化該處置基板與該載體基板之後續接合之一額外表面層(21)。
    [22] 如請求項21之處置基板，其中該額外層(21)係由氧化矽製成。
    [23] 一種用於製造一處置基板之製程，其包括以下步驟：在一晶種基板(1)上形成一多晶矽犧牲層(2)；及將一原子物種引入至該矽犧牲層(2)中。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI489566B|2015-06-21|以暫時性連結製造半導體結構之製程
    TWI435379B|2014-04-21|製作具最小應力之異質構造之方法
    US8372728B2|2013-02-12|Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
    JP2009267427A|2009-11-12|制御された機械的保持力を有する剥離可能な基板、およびその製造方法
    US20070029043A1|2007-02-08|Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
    US8298916B2|2012-10-30|Process for fabricating a multilayer structure with post-grinding trimming
    TWI430362B|2014-03-11|用於挖槽倒角基材之方法
    JP2011523779A|2011-08-18|混合トリミング方法
    US20110195560A1|2011-08-11|Method of producing a silicon-on-sapphire type heterostructure
    US6939783B2|2005-09-06|Preventive treatment method for a multilayer semiconductor wafer
    JP2010538459A|2010-12-09|熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
    KR20110116036A|2011-10-24|Ｓｏｉ 웨이퍼의 제조 방법
    JP2003224247A|2003-08-08|Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
    CN110892506A|2020-03-17|具有高热导率的器件基板及其制造方法
    US7811901B1|2010-10-12|Method and edge region structure using co-implanted particles for layer transfer processes
    US9275888B2|2016-03-01|Temporary substrate, transfer method and production method
    US20210050249A1|2021-02-18|Removable structure and removal method using the structure
    JP2010062415A|2010-03-18|保護テープの剥離方法、及び、半導体装置の製造方法
    TW201926407A|2019-07-01|製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用
    同族专利:
    公开号 | 公开日
    TWI489566B|2015-06-21|
    JP2013008968A|2013-01-10|
    CN102842538B|2018-08-21|
    US8951887B2|2015-02-10|
    SG186554A1|2013-01-30|
    US20120329243A1|2012-12-27|
    EP2538438A1|2012-12-26|
    FR2977069A1|2012-12-28|
    FR2977069B1|2014-02-07|
    JP5771566B2|2015-09-02|
    KR101526245B1|2015-06-08|
    KR20130007435A|2013-01-18|
    CN102842538A|2012-12-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    FR2744285B1|1996-01-25|1998-03-06|Commissariat Energie Atomique|Procede de transfert d'une couche mince d'un substrat initial sur un substrat final|
    US6150239A|1997-05-31|2000-11-21|Max Planck Society|Method for the transfer of thin layers monocrystalline material onto a desirable substrate|
    FR2809534B1|2000-05-26|2005-01-14|Commissariat Energie Atomique|Dispositif semiconducteur a injection electronique verticale et son procede de fabrication|
    FR2816445B1|2000-11-06|2003-07-25|Commissariat Energie Atomique|Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible|
    FR2817394B1|2000-11-27|2003-10-31|Soitec Silicon On Insulator|Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede|
    US7407869B2|2000-11-27|2008-08-05|S.O.I.Tec Silicon On Insulator Technologies|Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material|
    FR2817395B1|2000-11-27|2003-10-31|Soitec Silicon On Insulator|Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede|
    FR2821697B1|2001-03-02|2004-06-25|Commissariat Energie Atomique|Procede de fabrication de couches minces sur un support specifique et une application|
    FR2834123B1|2001-12-21|2005-02-04|Soitec Silicon On Insulator|Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report|
    FR2834381B1|2002-01-03|2004-02-27|Soitec Silicon On Insulator|Dispositif de coupe de couche d'un substrat, et procede associe|
    FR2834380B1|2002-01-03|2005-02-18|Soitec Silicon On Insulator|Dispositif de coupe de couche d'un substrat, et procede associe|
    FR2835096B1|2002-01-22|2005-02-18||Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin|
    FR2835095B1|2002-01-22|2005-03-18||Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique|
    FR2835097B1|2002-01-23|2005-10-14||Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil|
    EP2894678A1|2003-01-31|2015-07-15|Osram Opto Semiconductors Gmbh|Verfahren zur Herstellung eines Halbleiterbauelements|
    TWI226139B|2002-01-31|2005-01-01|Osram Opto Semiconductors Gmbh|Method to manufacture a semiconductor-component|
    FR2839199B1|2002-04-30|2005-06-24|Soitec Silicon On Insulator|Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe|
    WO2003103026A1|2002-06-03|2003-12-11|Tien-Hsi Lee|Methods for transferring a layer onto a substrate|
    FR2840731B3|2002-06-11|2004-07-30|Soitec Silicon On Insulator|Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees|
    FR2842650B1|2002-07-17|2005-09-02|Soitec Silicon On Insulator|Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique|
    FR2842648B1|2002-07-18|2005-01-14|Commissariat Energie Atomique|Procede de transfert d'une couche mince electriquement active|
    FR2843061B1|2002-08-02|2004-09-24|Soitec Silicon On Insulator|Procede de polissage de tranche de materiau|
    FR2844095B1|2002-09-03|2005-01-28|Commissariat Energie Atomique|Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie|
    FR2844099B1|2002-09-03|2005-09-02|Commissariat Energie Atomique|Dispositif semiconducteur de puissance quasi-vertical sur substrat composite|
    FR2845523B1|2002-10-07|2005-10-28||Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee|
    TWI233154B|2002-12-06|2005-05-21|Soitec Silicon On Insulator|Method for recycling a substrate|
    DE602004020181D1|2003-01-07|2009-05-07|Soitec Silicon On Insulator|Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht|
    FR2849715B1|2003-01-07|2007-03-09|Soitec Silicon On Insulator|Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince|
    US7122095B2|2003-03-14|2006-10-17|S.O.I.Tec Silicon On Insulator Technologies S.A.|Methods for forming an assembly for transfer of a useful layer|
    FR2852974A1|2003-03-31|2004-10-01|Soitec Silicon On Insulator|Procede de fabrication de cristaux monocristallins|
    EP1482549B1|2003-05-27|2011-03-30|S.O.I. Tec Silicon on Insulator Technologies S.A.|Method of fabrication of a heteroepitaxial microstructure|
    FR2855650B1|2003-05-30|2006-03-03|Soitec Silicon On Insulator|Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat|
    FR2855909B1|2003-06-06|2005-08-26|Soitec Silicon On Insulator|Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat|
    US20050280155A1|2004-06-21|2005-12-22|Sang-Yun Lee|Semiconductor bonding and layer transfer method|
    FR2857502B1|2003-07-10|2006-02-24|Soitec Silicon On Insulator|Substrats pour systemes contraints|
    FR2857983B1|2003-07-24|2005-09-02|Soitec Silicon On Insulator|Procede de fabrication d'une couche epitaxiee|
    US20050048736A1|2003-09-02|2005-03-03|Sebastien Kerdiles|Methods for adhesive transfer of a layer|
    FR2859312B1|2003-09-02|2006-02-17|Soitec Silicon On Insulator|Scellement metallique multifonction|
    EP2048706B1|2004-09-21|2012-12-12|Soitec|Transfer method with a treatment of a surface to be bonded|
    US7202124B2|2004-10-01|2007-04-10|Massachusetts Institute Of Technology|Strained gettering layers for semiconductor processes|
    EP1659623B1|2004-11-19|2008-04-16|S.O.I. Tec Silicon on Insulator Technologies S.A.|Method for fabricating a germanium on insulator type wafer|
    EP1681712A1|2005-01-13|2006-07-19|S.O.I. Tec Silicon on Insulator Technologies S.A.|Method of producing substrates for optoelectronic applications|
    FR2883659B1|2005-03-24|2007-06-22|Soitec Silicon On Insulator|Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur|
    JP2008535232A|2005-03-29|2008-08-28|エス．オー．アイ．テックシリコンオンインシュレーターテクノロジーズ|完全ハイブリッドｓｏｉ型多層構造|
    FR2894990B1|2005-12-21|2008-02-22|Soitec Silicon On Insulator|Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede|
    US7700395B2|2006-01-11|2010-04-20|Stc.Unm|Hybrid integration based on wafer-bonding of devices to AlSb monolithically grown on Si|
    US7785938B2|2006-04-28|2010-08-31|Semiconductor Energy Laboratory Co., Ltd|Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit|
    JP5227536B2|2006-04-28|2013-07-03|株式会社半導体エネルギー研究所|半導体集積回路の作製方法|
    EP1928020B1|2006-11-30|2020-04-22|Soitec|Method of manufacturing a semiconductor heterostructure|
    FR2910702B1|2006-12-26|2009-04-03|Soitec Silicon On Insulator|Procede de fabrication d'un substrat mixte|
    KR101378933B1|2007-02-08|2014-04-11|소이텍|고도의 열 발산적인 기판의 제조 방법|
    FR2912552B1|2007-02-14|2009-05-22|Soitec Silicon On Insulator|Structure multicouche et son procede de fabrication.|
    FR2917232B1|2007-06-06|2009-10-09|Soitec Silicon On Insulator|Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.|
    US8236668B2|2007-10-10|2012-08-07|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing SOI substrate|
    FR2923079B1|2007-10-26|2017-10-27|S O I Tec Silicon On Insulator Tech|Substrats soi avec couche fine isolante enterree|
    EP2269226A1|2008-03-13|2011-01-05|S.O.I.Tec Silicon on Insulator Technologies|Substrate having a charged zone in an insulating buried layer|
    CN101620983B|2008-06-20|2011-05-25|李天锡|薄膜制造方法|
    FR2933534B1|2008-07-03|2011-04-01|Soitec Silicon On Insulator|Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat|
    EP2151852B1|2008-08-06|2020-01-15|Soitec|Relaxation and transfer of strained layers|
    FR2934925B1|2008-08-06|2011-02-25|Soitec Silicon On Insulator|Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.|
    TWI457984B|2008-08-06|2014-10-21|Soitec Silicon On Insulator|應變層的鬆弛方法|
    EP2151856A1|2008-08-06|2010-02-10|S.O.I. TEC Silicon|Relaxation of strained layers|
    FR2936356B1|2008-09-23|2010-10-22|Soitec Silicon On Insulator|Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant|
    US8486771B2|2008-09-24|2013-07-16|Soitec|Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same|
    FR2937797B1|2008-10-28|2010-12-24|S O I Tec Silicon On Insulator Tech|Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante|
    FR2938118B1|2008-10-30|2011-04-22|Soitec Silicon On Insulator|Procede de fabrication d'un empilement de couches minces semi-conductrices|
    FR2938119B1|2008-10-30|2011-04-22|Soitec Silicon On Insulator|Procede de detachement de couches semi-conductrices a basse temperature|
    US8679942B2|2008-11-26|2014-03-25|Soitec|Strain engineered composite semiconductor substrates and methods of forming same|
    FR2941324B1|2009-01-22|2011-04-29|Soitec Silicon On Insulator|Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.|
    FR2942073B1|2009-02-10|2011-04-29|Soitec Silicon On Insulator|Procede de realisation d'une couche de cavites|
    AT555494T|2009-02-19|2012-05-15|S O I Tec Silicon|Relaxation und übertragung von verspannten materialschichten|
    FR2942568B1|2009-02-24|2011-08-05|Soitec Silicon On Insulator|Procede de fabrication de composants.|
    FR2944914B1|2009-04-22|2011-05-20|Commissariat Energie Atomique|Procede de transfert d'au moins une couche micro-technologique|
    US8546238B2|2009-04-22|2013-10-01|Commissariat A L'energie Atomique Et Aux Energies|Method for transferring at least one micro-technological layer|
    EP2282332B1|2009-08-04|2012-06-27|S.O.I. TEC Silicon|Method for fabricating a semiconductor substrate|
    EP2502266B1|2009-11-18|2020-03-04|Soitec|Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods|
    FR2953328B1|2009-12-01|2012-03-30|S O I Tec Silicon On Insulator Tech|Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques|
    FR2964193A1|2010-08-24|2012-03-02|Soitec Silicon On Insulator|Procede de mesure d'une energie d'adhesion, et substrats associes|
    FR2966283B1|2010-10-14|2012-11-30|Soi Tec Silicon On Insulator Tech Sa|Procede pour realiser une structure de collage|FR2995447B1|2012-09-07|2014-09-05|Soitec Silicon On Insulator|Procede de separation d'au moins deux substrats selon une interface choisie|
    FR2995445B1|2012-09-07|2016-01-08|Soitec Silicon On Insulator|Procede de fabrication d'une structure en vue d'une separation ulterieure|
    KR101611199B1|2014-07-30|2016-04-27|우리|레이저를 이용한 뜸 점화장치|
    US9881800B2|2015-12-02|2018-01-30|Ananda H. Kumar|Structure and method for high performance large-grain-poly silicon backplane for OLED applications|
    US20180033609A1|2016-07-28|2018-02-01|QMAT, Inc.|Removal of non-cleaved/non-transferred material from donor substrate|
    US10326044B2|2017-08-18|2019-06-18|Micron Technology, Inc.|Method and apparatus for processing semiconductor device structures|
    CN110085550A|2018-01-26|2019-08-02|沈阳硅基科技有限公司|一种半导体产品用绝缘层结构及其制备方法|
    KR20200021775A|2018-08-21|2020-03-02|엘지전자 주식회사|지지 핸들 및 이를 이용한 화합물 반도체 태양전지의 제조 방법|
    FR3111232A1|2020-06-09|2021-12-10|Soitec|Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    FR1155548A|FR2977069B1|2011-06-23|2011-06-23|Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire|
    [返回顶部]